华为韬定律改写半导体规则：欧交易所官网麒麟芯片将突破5GHz AI芯片125倍性能提升

快科技5月25日消息，韬定今天华为提出了全新的律改半导体行业新定律——韬定律（Tau），它的写半芯片芯片欧交易所官网思路不再是传统DUV、EUV光刻缩小晶体管体积，导体而是规则以时间缩微替代摩尔定律几何缩微，靠逻辑折叠提高密度。麒麟

这个定律的将突意义怎么说都不为过，但是倍性关键的地方不在于华为提出的定律有多大影响，而是韬定在这套定律下华为能做出什么样的芯片，否则定律说得再好，律改没有实际效果也是写半芯片芯片说服不了业界的。

好在华为的导体何庭波也发了更有说服力的数据来佐证这套规律下的芯片数据，从发布会现场找到两张有明确数据对比的规则，来看下涛定律下的麒麟华为麒麟、昇腾芯片会有多少提升。将突欧交易所官网

这张公布了今年的麒麟芯片的密度、性能、频率等数据，晶体管密度提升到了238mtr/mm2，也就是2.4亿每平方毫米的水平，比之前大涨53.5%，作为对比台积电的3nm工艺密度在2.8亿左右。

这个提升幅度是非常大了，要知道台积电、Intel在10nm之后的工艺中每代密度提升也就是20-30%的水平，2nm之后台积电甚至只有10%的密度提升。

不光密度大涨一半，P核高性能核心的能效也提升了41%，而最大频率也提升了12.7%。

这张图更是详细公布了麒麟芯片的密度及频率进化，今年的麒麟芯片可以做到3.1GHz频率，2030年一路提升到4.2GHz，2031年等效1.4nm工艺的可以直接到5.0GHz。

晶体管密度今年到238mtr/mm2之后，未来几代的提升不算多大，2030年到292mtr/mm2，但等效1.4nm工艺之后再次猛增到400mtr/mm2。

与此同时，华为的超节点集群性能也会猛增，现在的Altas950是8EFLOPS性能，明年Altas960提升到60EFLOPS，而下一代Altas则会直奔ZFLOPS性能，提升125倍。

那华为的这些芯片工艺在业界会是什么水平？此前我们发过IMEC的路线图，2028年是A14工艺，2030年也就是到A10节点，也就是等效1nm工艺，华为在31年是等效1.4nm，时间点上落后3年，工艺落后大约一代。

与当前相比，华为在这个指标上已经大幅提升了，毕竟当前的7nm等效工艺落后台积电差不多3-4代了，很多技术指标是没法比的，而韬定律下就算有差距，但已经没那么大代差，能同台竞技了。

最后，华为这些路线图上还有很多细节没公布，那就是31年等效1.4nm的目标中是否包含了国产EUV光刻机？如果没考虑EUV的因素，那这个韬定律绝对是逆天级别的，说颠覆当前的半导体行业规则都不为过。

当然，要是包含了国产EUV在内的影响，那也一样非常牛，意味着国产半导体核心装备只用了几年时间就追上了ASML公司几十年的发展，老外们是该好好被震撼一下了。

【本文结束】如需转载请务必注明出处：快科技

责任编辑：宪瑞

很赞哦!（29）